Intel Akan Produksi Chip 3D Dengan Teknologi Die Bersusun Foveros


Intel Akan Produksi Chip 3D Dengan Teknologi Die Bersusun Foveros

Untuk waktu yang lama, ukuran lebih kecil selalu lebih baik di industri semikonduktor. Meski demikian, hukum Moore mulai usang karena pabrikan chip kesulitan untuk mengecilkan ukuran chip sesuai rencana.

Lalu bagaimana cara menjejalkan lebih banyak transistor ke dalam chip? Jawaban Intel saat ini adalah menambahkannya ke atas. Intel mengumumkan teknologi baru chip 3D bersusun bernama Foveros. Teknologi chip bersusun sudah ada di produk modul memori, tapi Foveros akan menjadi yang pertama untuk CPU, prosesor grafis, dan prosesor AI.

Foveros menghadirkan keunggulan chip 3D bersusun terhadap integrasi logic-on-logic, meningkatkan penyusunan die lebih dari memori bersusun. Teknologi tersebut sebenarnya merupakan upaya lanjutan terhadap desain Embedded Multi-die Interconnect Bridge (EMIB) besutan Intel yang saat ini digunakan pada prosesor Kaby Lake-G yang terdiri dari CPU Intel, GPU AMD, dan memori HBM2 pada satu paket yang sama.

Desain package-on-package bersusun saat ini memiliki keunggulan hanya beberapa ratus koneksi untuk menghubungkan komponen seperti memori dengan prosesor di dalam sebuah system-on-chip (SoC), tapi ukuran dan performa koneksi tersebut cukup terbatas. Foveros mengatasinya dengan menggunakan pengukiran silikon, mirip seperti EMIB, untuk memfasilitasi interkoneksi lebih besar pada kecepatan lebih tinggi.

Meski demikian, alih-alih menggunakan jembatan silikon EMIB, Foveros menempatkan ribuan tonjolan mikro pada permukaan chip. Package di bawahnya juga memiliki tonjolan solder lebih besar sehingga memiliki koneksi langsung dengan chip bersusun melalui Throught Silicon Via (TSV) dalam interposer silikon.

Selain itu, Foveros juga akan mencampur dan menserasikan “chiplset” berbeda, di mana komponen inti prosesor didistribusikan antar die berbeda. Menariknya, chiplet tersebut tidak harus dibuat menggunakan proses yang sama. Artinya, ada inti prosesor yang dibuat menggunakan proses pabrikasi 10 nm, sedangkan komponen seperti USB terintegrasi, Wi-Fi, Ethernet, atau PCIe bisa menggunakan proses pabrikasi 14 nm atau 22 nm.

Dampaknya terhadap performa minim, tapi konsumsi daya akan jauh lebih rendah jika menggunakan proses pabrikasi yang sama di seluruh komponen. Komponen tertentu seperti konektivitas Wi-Fi atau seluler juga dioptimalkan pada proses pabrikasi tertentu, sehingga fleksibilitas tambahan yang dihadirkan Foveros akan memungkinkan perusahaan menggunakan proses pabrikasi terbaik.

Ini berbeda dari yang dimungkinkan oleh EMIB dengan integrasi 2D komponen yang dibuat pada proses pabrikasi berbeda dan perbedaan utamannya adalah Foveros hanya menambahkan tingkatan densitas dan rancang bangun baru.

Dengan demikian, gagasan menggunakan proses pabrikasi berbeda untuk komponen berbeda bukan sesuatu yang dipelopori oleh Intel. AMD telah menyatakan bahwa prosesor generasi baru Zen 2 akan memisahkan logika CPU dari I/O, di mana logika CPU akan dibuat menggunakan proses pabrikasi 7 nm sedangkan lainnya menggunakan 14 nm.

Singkatnya, Foveros memungkinkan Intel membenamkan performa dan efisiensi lebih tinggi ke dalam desain chip lebih kecil. Intel tidak banyak mengungkapkan informasi spesifik tentangnya, tapi Raja Koduri, kepala arsitek baru Intel, mengatakan bahwa pengujian ekstensif, proses pasokan daya baru, dan material insulasi baru bisa membantu.

Menariknya, ini bukanlah inovasi teknologi baru yang perlu waktu lama hingga bisa dinikmati oleh konsumen. Intel mengatakan produk Foveros akan dikapalkan segera di semester kedua 2019 dan teknologi tersebut telah siap diproduksi massal. Menurut Intel, produk Foveros di 2019 akan menyasar faktor bentuk ultra-mobile dan memiliki konsumsi daya 2 mWatt saat siaga.

Semua Kategori Berita

Berita 12 Bulan Terakhir